1
Spicing up Genetic Netlist Generation with LLMs
用大模型为遗传网表生成注入新配方，芯片设计自动化迎来AI调味时刻。
arXiv:2608.23317v1 Announce Type: cross Abstract: Analog circuit topology synthesis remains challenging because useful designs occupy a tiny fraction …
2
Agent-Orchestration in Autonomous Chip Design
智能体编排驱动芯片设计自动化，揭秘多智能体协同如何突破复杂芯片研发瓶颈。
arXiv:2608.14035v1 Announce Type: new Abstract: Recent developments in large language models (LLMs) and tool-using agents encourage people to explore …
3
Simulation-Aware In-Context Policy Improvement for LLM-Aided Analog Layout Refinement
用仿真反馈驱动大模型在上下文策略中持续优化模拟版图，为芯片设计自动化打开新思路。
arXiv:2608.13767v1 Announce Type: new Abstract: Analog IC layout design remains a labor-intensive iterative process dominated by simulation-driven ref…
4
Anthropic is hiring an AI chip design team
Anthropic组建自研芯片团队，AI巨头加速芯片自主化，剑指算力护城河。
Anthropic is building a team for designing its own custom AI chips. The Claude maker said it would co-design hardware and models to help its technolog…
5
LACE: Large Language Model Aided Multi-Agent Framework for Agile RISC-V Instruction Extension
用大模型多智能体加速RISC-V指令扩展设计，硬件定制迎来AI新范式。
arXiv:2608.02915v1 Announce Type: cross Abstract: Domain-specific Instruction Set Architecture eXtensions (ISAX) are widely adopted in the RISC-V ecos…
6
Open-Source LLM-Driven Formal Verification: A Multi-Agent Pipeline for RTL Repair
开源LLM结合多智能体流水线，自动修复RTL形式验证问题，直击芯片设计痛点。
arXiv:2607.28877v1 Announce Type: cross Abstract: Verification consumes the majority of modern chip design effort, yet the formal verification tools t…
7
RTLCurator: Label-Efficient Data Curation for RTL Generation
芯片设计遇上大模型：这项研究用高效数据策展提升RTL生成质量，为AI辅助硬件开发打开新思路。
arXiv:2607.29283v1 Announce Type: cross Abstract: Training large language models (LLMs) to write register-transfer level (RTL) requires large corpora …
8
消息称恩智浦洽谈收购边缘 AI 芯片设计企业 Ambarella
恩智浦洽购边缘AI芯片公司安霸，汽车与视觉芯片版图或迎大整合。
IT之家 8 月 1 日消息，《金融时报》当地时间昨日报道称， NXP（恩智浦）正就收购边缘 AI 芯片设计企业 Ambarella（安霸）进行谈判 。这笔交易仍在讨论中，不一定会达成。 Ambarella 当前市值 37.73 亿美元（IT之家注：现汇率约合 255.24 亿元人民币）。 Amba…
9
Benchmarking LLMs for Verilog Design Flows
评估主流大模型在Verilog设计流程中的表现，提供首个系统对比基准，对硬件设计自动化与芯片开发有重要参考价值
arXiv:2607.22759v1 Announce Type: cross Abstract: Large language models (LLMs) show promise in code generation, but their capabilities to produce corr…
10
Cadence AI 驱动参考流程已在英特尔 Intel 18A-P / 14A 节点完成认证
Cadence AI驱动参考流程通过Intel 18A-P/14A认证，加速先进制程芯片设计
IT之家 7 月 28 日消息，Cadence（楷登）当地时间 27 日宣布，其 AI 驱动型数字化和定制参考流程、工具、解决方案已在英特尔代工的 Intel 18A-P、Intel 14A 两个先进制程工艺节点通过认证。 Cadence 在新闻稿中表示，此次认证为双方共同客户提供了一条覆盖 AI、…
11
华为何庭波发布 V2 版“韬定律”论文，补充工程细节和实测数据
华为半导体负责人何庭波发布“韬定律”V2论文，详解LogicFolding齿比与3D单元级连续优化，附实测数据，芯片前沿硬核解读。
IT之家 7 月 4 日消息，根据中国科学院科技论文预发布平台 ChinaXiv 最新公示论文， 华为半导体负责人何庭波于 7 月 3 日发布《面向多层级电子系统的时间缩微理论》（业内也称“韬定律”）V2 版本。 相比较 5 月 25 日发布的 V1 版本 ，新版论文在原有理论框架基础上，补充了大量…
12
Evidence-Driven LLM Agent for C-to-Synthesizable-C Conversion and Verification
用证据驱动的LLM智能体，把C代码转成可综合C并自动验证，精准解决芯片设计中的转化难题。
arXiv:2606.28409v1 Announce Type: cross Abstract: Software-compilable C programs routinely fail to complete the four-stage pipeline of a high-level sy…
13
x86 AI Compute Extensions (Ace) Specification [pdf]
x86生态推出AI计算扩展规范，统一AI加速指令集，芯片与软件开发者不可错过的权威技术文档。
Article URL: https://x86ecosystem.org/wp-content/uploads/2026/06/ACE_v1_Specification_public_1_15.pdf Comments URL: https://news.ycombinator.com/item?…
14
ASICLAND 为 SK 海力士提供下一代 eSSD 主控设计服务，计划由台积电代工
提供顶尖eSSD主控设计服务，携手SK海力士，台积电先进制程加持，企业级存储性能可靠。
IT之家 6 月 29 日消息，韩国芯片设计服务企业 ASICLAND 当地时间今日宣布已同 SK 海力士签署下一代 eSSD（IT之家注：企业级固态硬盘）控制器（主控）开发合同， 提供 ASIC 设计和流片支持 。 根据这份合同，ASICLAND 将作为技术合作伙伴参与 SK 海力士下一代产品的开…
15
OpenAI and Broadcom announce chip designed for LLM inference at scale
OpenAI与Broadcom联手打造专用芯片，为大规模LLM推理量身定制，硬件与AI深度融合的新里程碑。
Article URL: https://www.techsentiments.com/article/2026/06/24/openai-and-broadcom-announce-chip-designed-for-llm-inference-at-scale-c979 Comments URL…
16
AI Is Designing Radio Chips That Humans Couldn't Even Imagine
AI突破人类设计局限，创造出前所未见的无线电芯片结构，加速5G/6G和卫星通信等无线技术革新。
Article URL: https://spectrum.ieee.org/ai-radio-chip-design Comments URL: https://news.ycombinator.com/item?id=48660021 Points: 1 # Comments: 0
17
刚刚，豆包2.1发布！Agent自己跑18个小时搞定芯片设计代码
豆包2.1能自主运行18小时搞定芯片设计代码，AI agent从规划到执行全程无需人工干预，让复杂开发任务真正自动化
编程比肩Opus 4.7
18
存储芯片公司英韧科技完成 IPO 辅导：主营 SSD 主控芯片设计与供应
一站式科技资讯平台，覆盖硬件、AI、存储等前沿动态，IT之家让你快速获取行业新闻与深度评测。
IT之家 6 月 21 日消息，证监会官网 IPO 辅导公示系统显示，英韧科技股份有限公司（下称“英韧科技”）及辅导券商国泰海通向上海证监局提交《辅导工作完成报告》。 报告披露， 英韧科技于 2024 年 12 月提交辅导备案 ，至今辅导工作历时一年半。 IT之家查询英韧科技官网获悉，该公司成立于 …
19
AUTOGATE: Automated Clock Gating via Toggling-Aware LLM-based RTL Rewriting
用LLM自动重写RTL代码实现时钟门控，AI+硬件设计前沿研究。
arXiv:2606.17461v1 Announce Type: cross Abstract: Fine-grain clock gating (FGCG) is among the most effective techniques for reducing dynamic power, ye…
20
LLM4RTL: Tool-Assisted LLM for RTL Generation
LLM借助工具辅助生成RTL代码，硬件设计效率有望革新。
arXiv:2606.15500v1 Announce Type: cross Abstract: Large language models (LLMs) have facilitated impressive progress in software engineering, code gene…